SpaceWire協議是機載航天器上用于高速鏈路和網絡的標準，簡化傳感器、大容量存儲器、處理單元和下行鏈路遙測子系統之間的互連。它是全雙工、雙向、串行、點對點數據鏈路。它在每個方向上使用兩個差分對對數據進行編碼。總共有八根信號線，每個方向有四根。SpaceWireRDDP可能適用于許多航空航天微電子設備，例如航天器系統、總線系統和嵌入式微控制器。歐洲航天局（ESA）與包括NASA、JAXA和RKA在內的國際航天機構合作，協調了該航天器通信網絡標準的演變。
SpaceWire IP核是VHDL內核，它實現了具有AXI管理接口的完整、可靠和快速的SpaceWire編解碼器，為FPGA和可配置的SoC器件進行合成。
該IP核可以在沒有“目標地址”的點對點鏈接中運行到數據包級別。它的設計符合ECSS-E-ST-50-12C。SpaceWire IP支持通用和快速兩種實現模式，其中發送器被設計為支持比特率高達5倍系統時鐘頻率。
以下Xilinx FPGA系列支持SpaceWire IP：
- 7系列（Zynq，Spartan，Artix，Kintex，Virtex）
- Ultrascale（Kintex，Virtex）
- Ultrascale +（Zynq MPSoC，Kintex，Virtex）
- XQR系列（太空級FPGA）：Virtex-5QV
|
